谈及车规芯片的设计难点，首先不得不提车规芯片的宽电压需求。有别于消费类与工业类芯片，为满足各项高可靠指标，在设计车规芯片时经常会采用5V、12V 或24V的宽电压，因此车规芯片中大量模拟IP都要满足高压需求。然而目前市场中可寻到的电源（DCDC， LDO，BandGAP）、IO、ADC/DAC等，大多是1.2V、1.8V、3.3V的IP，或是工艺较为老旧，这就意味着车规芯片公司需要自研这些满足高压需求的IP。目前，先进工艺并不能很好的提供理想的宽电压器件，不是面积过大，就是驱动不强或是耐压不够，需要设计人员精心筛选电路：是使用单管还是级联；高低压之间转换是一次完成还是分阶段；是保低功耗还是保高性能，都要反复斟酌仿真。

设计车规芯片的另外一个难点则是宽温限：-40℃ - 150℃（G0）的环境温度，意味着要求设计高达175℃结温。仿真验证时，一般至少采用-40℃，25℃和175℃三个条件，由于很多电路特性与温度并不是完全单调或线性的，为了找到极值和更好的拟合温度曲线以提供给客户及生产更准确的参考，往往会多增加3-4个温度点，比如0℃，85℃, 105℃，125℃。加上电源电压(±10%)，每一类器件（一个芯片中会有几十种器件）工艺角(±3δ)偏差，完成各种组合下AC、DC、Transition、MonteCarlo、SOA（Safe Operation Area）等仿真，为达到车规6δ的要求，仿真应力是几何级数的增长。如果要真正达到仿真全覆盖，研发所需的资源与时间一般是难以满足的，因而如何筛检就考验着模拟设计工程师的经验与水平。比如RC震荡期中R对温度比较敏感，碰到这类电路，温度角的选择就会多些；另外如果所选的晶圆厂工艺把控较好，像Monte Carlo仿真，若能达到4.5δ，外加生产测试中添加余量，基本上可以满足车规的要求。

作为中国最有经验的成建制的汽车芯片设计团队的一份子，智芯模拟设计团队有着丰富的车规芯片设计经验，3年间在40nm工艺线上完整开发了MCU所需的各种模拟IP，完全拥有IP的知识产权，并申请了多项专利。这些IP在获得AEC-Q100和ISO26262认证的基础上，更经过了数百个客户的装车验证。

车规芯片数字电路的设计主要体现在“冗余”上。首先就是CPU的冗余——“锁步核”是ASIL-D的起码要求，架构师会根据应用对可靠性的要求，选择几个核要锁步。此外ECC是Memory器件的标配，设计人员所留的遐想空间并不多，充其量也就是选择是8bit+5bit、还是32bit+7bit, 或64bit+8、128bit+9等；另外ECC冗余也常常出现在数据和地址总线上。为增加可靠性，双位、三位寄存器（一个bit用多个 D-ff存）也是车规芯片中使用的一个重要手段。如何选择，取决于这些寄存器的重要性；Memory或Logic的density与Failure rates，以及整体系统的时序要求；最终还要权衡Area/Performance 的性价比。

言及数字设计，不得不说数字设计所用到的Foundation库（Memory，STD cell），车规至少要求Characterization（Silicon Proven，而不是Simulation）到150℃。车规Foundation库开发成本和周期较长，主要就是为了给出相应的Defect Density。为了到达车规要求，面积也会略微大一些，这些大多是由于增加了Double Via比率以及EM/Aging的最小线宽。有时实在无法获得满足高温需求的Libraries，在Tape Out Sign-off时，也会用增加Margin的办法来弥补。

此外为了增加系统灵活性、可靠性与保密性，NVM也可算是车规中一个常用的Foundation IP，包括Fuse, OTP, MTP, Flash, ReRAM等，在宽温限条件下需达到100K Endurance和15年Retention指标，“冗余”、“自检”、“纠错”是设计当中必不可少的手段。

智芯数字团队本着自力更生、不断创新的原则，除了CPU内核之外，凡是涉及功能安全的近50款IP全部自主研发，形成了以ISO26262流程为核心的，冗余而不多余、精简而不缺失的设计风格。

无论是模拟模块、数字模块还是NVM，车规皆要求100%的生产可测；ASIL-D应用要求安全模块用户可自检、可监控。比如电路中每一个电源域是否欠压、过压、过流；每一个时钟域是否超频或无时钟；包括芯片整体的温度、年龄等都会实时监控。上电或唤醒后由LBIST、MBIST以及SIST合作完成各项自检，确保开机后正常工作。

在生产过程中，近于100% coverage是车规芯片的硬性指标。数字电路一般采用结构化测试，在扫描链基础上带压缩的ATPG盖率需要高达 99%，Memory BIST 100%；模拟电路则会采用结构化与功能化相结合的方式。首先要完成Data-sheet 所列参数100%覆盖，此外有时为了节省测试时间，或受限于测试机台资源，还会做一些Self-Test电路，检测内部电压、电流、频率、行为、相位等中间设计参数。

总之，车规芯片的DFT工程师将根据芯片生产、老化、质检、应用、回片分析等不同生命周期检测的需要，额外引入大量与客户使用无关的检测电路。对于一般的消费类芯片，这些测试路最多占用户功能的5%（指对于芯片面积而言），而车规芯片往往要占到20%-30%。当然检测电路也并非越多就越“车规”了，这一方面会增加晶圆成本，另一方面也会使得整体芯片设计陷于一种递归悖论中，因为这20%-30%的检测电路自身也会有失误或失效，那么还需要额外检测保障吗？在研发过程中，经常遇到的问题就包括如何防止客户应用误入测试模式、防止黑客利用测试路径进行破坏等。

可以说，高可靠的车规芯片三分靠设计，七分靠测试。与一般Fabless Design House不同的是，智芯在创建伊始，就组建了业内顶级的DFT及测试质检团队。测试电路、测试程序的开发从不外包，全覆盖、全测试、全质量管理的理念贯穿于公司上上下下每一个智芯人，这亦是智芯车规产品品质经得起检验的重要保障和基础。